Hallo,
ich schreibe am 27.03.13 DSP und bin am verzweifeln,
weil ich einfach keine alten Klausuraufgabe vernünftig und
eindeutig lösen kann.
Ich habe das Skript und andere Bücher zur Hilfe genommen aber
ohne Erfolg.
Eine Typische Aufgabe aus der Klausur:
Ein FPGA verfügt über 32 KB RAM,16 18-bit-Multiplizierer mit 50MHz Operationsrate ca. 8000 Logikzellen mit je einem LUT und einem Flipflop.
Lässt sich mit diesen Ressourcen und einer geeigneten Implementierung
ein sechskanaliges FIR-Filter, 16-bit-Daten und Koeffizienten, Länge 1024
Samplerate 96KHz realisieren?
Das wäre schön, wenn mir jemand bei dieser Aufgabe helfen könnte.
Danke im voraus.
Digitale Signalprozessoren
Moderator: (M) Mod.-Team Allgemein
